Topology; Threshold voltage; Low voltage; MOSFET; CMOS technology; Logic gates;
机译:一种新颖的0.5 V MCML D-PLIP-FLOP拓扑利用前方体偏置阈值降低
机译:一种动态阈值SOI器件,具有J-FET嵌入式源结构和合并的体偏置控制晶体管。一,J-FET嵌入式源极结构特性
机译:一种动态阈值SOI器件,具有J-FET嵌入式源结构和合并的体偏置控制晶体管。二。电路仿真
机译:一种新的0.6V MCML D-LATCH拓扑利用动态体偏置阈值降低
机译:基于受约束的多体动力学的下肢正向动力学。
机译:计算疫苗临床试验中抗体的阈值保护水平:方法学偏倚的评估
机译:利用阈值元件的亚阈值浮栅电路的D锁存器