Discrete cosine transforms; Hardware; Streaming media; IP networks; Software; Standards; Real-time systems;
机译:适用于便携式HEVC的硬件高效的2D-DCT / IDCT架构
机译:使用低复杂度整数DCT的硬件友好型HEVC编码器RDO的CU级速率和失真估计方案
机译:LP-HLS:用于基于高级综合的硬件实现流程的自动功率意图生成
机译:高级综合硬件实现与SoC-FPGA上HEVC DCT的验证
机译:颞干扰减灾的硬件实现与分析:基于高级别的综合方法
机译:适用于车载Ad-Hoc网络的低复杂度且硬件友好的H.265 / HEVC编码器
机译:具有高级综合的HEVC IDCT算法的硬件设计实现