Delays; Clocks; Synchronization; Through-silicon vias; Simulation;
机译:适用于3-D IC芯片对芯片时钟偏移校正应用的全数字延迟锁定环路
机译:使用可变SAR算法的40–550 MHz无谐波全数字延迟锁定环
机译:使用可变SAR算法的40–550 MHz无谐波全数字延迟锁定环
机译:一种基于谐波的电池的全数字延迟锁定回路,用于3-D IC的模芯时钟同步
机译:低抖动,宽锁定范围全数字锁相环和延迟锁相环的研究和设计。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:全数字延时锁定环路用于3D-IC模芯时钟同步