Training; Performance evaluation; Fault tolerance; Fault detection; Fault tolerant systems; Life estimation; Robustness;
机译:拆分:输出掩膜方案,用于具有测试压缩的扫描体系结构中有效的复合缺陷诊断
机译:A 7.3 M输出非零/ j,11.7 m输出非零/ GB可重新配置稀疏矩阵矩阵乘法加速器
机译:在65-NM CMOS中使用内存入门计数的基于内存入口计数的算法 - 电路 - 电路 - 电路架构的通信感知DNN加速器
机译:DNN-Chip预测器:具有各种数据流和硬件体系结构的DNN加速器的分析性能预测器
机译:使用多线程技术掩盖FPGA加速器上的内存延迟
机译:三种兆伏放射疗法直线加速器的输出趋势特性和测量
机译:A 7.3 M输出非零/ j,11.7 m输出非零/ GB可重新配置稀疏矩阵矩阵乘法加速器