Logic Synthesis; Physical Design; Physical Synthesis; Transistor network; cell clustering; complex gates; power reduction;
机译:栅极电介质对中性簇束沉积法制备的单层有机晶体管和双层有机发光晶体管性能的影响
机译:基于单型IGZO的MOS晶体管的所有基本逻辑门实现的底门方法,具有减少的占地面积
机译:通过表面蚀刻方法降低P-GaN栅极高电子迁移率晶体管的反向栅极漏电流
机译:用栅极聚类减少晶体管的数量
机译:电荷陷阱晶体管(CTT):将逻辑晶体管转换为高级高k /金属门CMOS技术的嵌入式非易失性存储器
机译:采用基本IGZO的MOS晶体管以减小的占位面积实现所有基本逻辑门的底栅方法
机译:介电电泳还原氧化石墨烯单层的顶栅场效应晶体管的研究
机译:透水基三极管,对置栅 - 源晶体管和异质结构发射弹道场效应晶体管比较电性能的数值模拟