FIACRE; Model-Checking; OVL; VHDL;
机译:用于VHDL设计的正式验证工具的设计与应用
机译:用于高级设计验证的VHDL构造和方法
机译:半正式规范和正式验证可改善数字设计:一些统计数据
机译:用正式验证改善综合VHDL设计方法
机译:VHDL中电路设计的形式验证。
机译:研究过程验证的工业方法论(IMPROVER):系统生物学验证
机译:验证综合VHDL设计的控制流属性规范
机译:状态Delta验证系统(sDVs)中第2阶段VHDL到stateDeltas的增量转换的形式描述