CMOS integrated circuits; CMOS technology; Decoding; Logic gates;
机译:低复杂度,高效内存的准循环LDPC码解码器架构
机译:非二进制LDPC码的基于低复杂度可靠性的消息传递解码器体系结构
机译:准循环LDPC解码器的低复杂度存储器访问架构
机译:基于LDPC代码的低复杂性内存架构:福利和缺点
机译:LDPC解码器的低复杂度VLSI架构
机译:低功耗应用的低复杂度欧氏正交LDPC架构
机译:非二进制LDpC码的低复杂度译码算法及体系结构研究