VLSI circuits; crosstalk faults; binary decision diagrams; testability analysis; test vectors;
机译:用于反馈桥接故障的基于数字VLSI电路在线测试的二进制决策图
机译:基于决策图的数字电路中串扰干扰引起的延迟故障测试方法
机译:低功耗测试VLSI电路中串扰延迟故障的高效多目标遗传算法
机译:二元判定图中VLSI电路串扰故障的可测试性分析
机译:VLSI数字电路中的串扰故障测试生成和分层时序验证。
机译:具有简并性的二元细胞命运决定基因电路的通用模型:不存在合作性时的不确定性和切换行为
机译:基于多值决策图的VLsI电路中串扰故障的测试方法
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第三卷。故障模型分析。