3D processor array; fault tolerance; interconnection length; algorithm;
机译:容错VLSI处理器阵列的自重构互连网络的设计
机译:用于容错网格连接的处理器阵列的自重构互连网络
机译:使用多波长VCSEL阵列减少波分复用二维多平面光学互连中的切换延迟
机译:减少3D容错处理器阵列的互连长度
机译:分布式阵列系统上的自适应匹配场处理(MFP)的并行和容错技术。
机译:通过等离子体辅助硒化法将水热处理的CoMoO4纳米片阵列直接转换成3D CoMoSe4纳米片阵列从而获得钠离子电池中的优异阳极材料
机译:容错SVD阵列的CMOS处理器元件
机译:矩形阵列的平均互连长度和互连分布