Capacitance; Doping; Logic gates; MOSFET; Robustness; Device-circuit co-design; VLSI; tunnel FET; ultra-low power; ultra-low voltage;
机译:双极性CMOS-DMOS(BCD)高压工艺中用于ESD保护的电路和布局协同设计
机译:低压缩放CMOS和BiCMOS数字电路
机译:数字BiCMOS和CMOS电路的速度比较
机译:隧道FET超低压数字电路的性能和工艺变化的影响
机译:超低压数字电路和极限温度电子设计。
机译:用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
机译:深纳米级CMOS中超低功耗电压缩放对称电路拓扑分析