video coding; image resolution; parallel architectures; pipeline processing;
机译:用于HEVC内预测的全流水线硬件架构
机译:H.265 / HEVC帧内编码器的高效算法自适应和完全并行的硬件架构
机译:用于3D-HEVC帧内预测的高效硬件解决方案
机译:HEVC标准中高效的帧内预测硬件架构
机译:使用基于样本的角度帧内预测(SAP)进行高效的HEVC更少损失的编码。
机译:高复杂性HEVC屏幕内容压缩的高效内部模式决策
机译:一种用于H.264视频解码的高效帧内预测硬件架构