Gauss Rastgele Sayi Uretecinin Genis Bantli ve Dusuk Kaynak Tuketen FPGA Gerceklemesi

摘要

Bu calismada, Ziggurat yontemi kullanilarak elde edilen genis banda sahip bir Gauss gurultu uretecinin yuksek dogrulukta ve dusuk kaynak tuketen donanim gerceklemesi sunulmaktadir. Literaturdeki calismalardan farkli olarak Ziggurat Algoritmasi, sadece uc esit alanli bolge uzerinden uygulanmis ve bu sayede kaynak kullaniminda onemli bir tasarruf saglanmistir. Dogruluk analizi icin Kolmogorov-Smirnov, Chi-square Goodness-of-Fit, Anderson-Darling Testlerinin yani sira Zedboard-XC7Z020 donanim karti uzerinde Bit-Hata-Orani (BER) olcumleri yapilmistir. Kaynak kullanimi, bant genisligi ve dogruluk ihtiyaclarina gore farkli mimariler onerilmis ve bunlarin gercekleme sonuclari verilmistir. Xilinx Zynq7045-3 SoC uzerinde elde edilen gercekleme calismalarinda en dusuk kaynak kullanimi 205 Slice, 14 DSP birimi ve 1-BRAM, en yuksek sinyal bant genisligi ise 330MHz olarak elde edilmistir.