Design Exchange Format (DEF); Intellectual Property (IP); Power Delivery Network (PDN); Three Dimensional Integrated Circuits (3D ICs); Through Silicon Vias (TSVs);
机译:在制造和物理设计约束下对三维集成电路的平面布局进行热电协同优化
机译:三维集成电路的热电协同设计:挑战与机遇
机译:混合MWCNTB的热敏意识式建模与性能分析为纳米电子集成电路设计的大规模集成互连材料
机译:三维集成电路设计交换格式的电气和热分析
机译:三维集成电路的热分析和多目标优化。
机译:单粒门 - 全围绕单片三维集成电路的低热预算过程的Si纳米线FET
机译:2千芯处理器的三维集成电路设计:从热管理的角度出发
机译:用于VLsI / VHsIC(超大规模集成电路/超高速集成电路)的高级封装应用:电气,热学和机械方面的考虑 - IR&D报告