机译:用于3D堆叠芯片间时钟和数据链路的1 Tb / s 3 W电感耦合收发器
机译:用于3D堆叠芯片间时钟和数据链路的1 Tb / s 3 W电感耦合收发器
机译:使用电荷再循环技术的65fJ / b芯片间电感耦合数据收发器,用于3-D系统集成中的低功耗芯片间通信
机译:用于芯片间时钟和数据链路的1TB / S 3W电感耦合收发器
机译:在高速串行链路收发器中使用前端多路复用器/多路分解器的直接调制来进行精确的时钟合成。
机译:两个时钟的故事:CDKS链接细胞周期和分割时钟NICD的磷酸化
机译:使用43 GHz收发器和键合线的6 Gb / s无线芯片间数据链路 天线