5T SRAM cell; low area; portless SRAM;
机译:具有单元输出压摆率补偿的读出电路,用于5T单端28 nm CMOS SRAM
机译:适用于1.8V高性能高速缓存的6.93μm〜2全CMOS SRAM单元技术
机译:采用45 nm技术的基于高密度和低泄漏电流的5T SRAM单元
机译:面积紧凑的5T无端口SRAM单元,用于65nm CMOS中的高密度缓存
机译:设计节能且坚固的sram单元和片上高速缓存。
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:基于新型sRam单元的高密度低功耗缓存