机译:65nm CMOS斜坡发生器设计及其在流水线ADC的降码静态线性测试技术的BIST实现中的应用
机译:一个91.0-DB SFDR单粗双精度流水线 - SAR ADC,28-NM CMOS中的基于分割的背景校准
机译:65 nm CMOS的7b 400 MS / s流水线SAR ADC
机译:65nm CMOS中的9.15mW 0.22mm 2 sup> 10b 204MS / s流水线SAR ADC
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:具有列并行12位SAR ADC的低噪声CMOS图像传感器的快速多重采样方法
机译:具有0.13μmCMOS的闪光灯和SAR ADC的1-V690μW8位200 MS / S闪存SAR ADC