退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:行为VHDL中的时序约束规范和综合
Petru Eles; Krzysztof Kuchcinski; Zebo Peng; Alexa Doboli;
机译:行为VHDL中时序信息的合成后反向注释
机译:使用路径枚举和约束编程从行为VHDL程序生成设计验证测试
机译:行为VHDL中的时间约束规范和合成
机译:VHDL综合环境中的行为故障建模。
机译:染色质重塑蛋白CHD4限制基因表达有助于谱系规范
机译:行为VHDL中时序约束的规范和管理
机译:VHDL综合环境中的行为故障建模
机译:综合约束创建装置,行为综合装置,综合约束创建方法和记录介质
机译:合成约束创建设备,行为合成设备,合成约束创建方法和记录介质
机译:通过VHDL实施IEC 61131-3控制规范的方法,用于集成电路实现的控制逻辑配置的建模,模拟和综合
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。