首页> 外文会议>Conference on Asia South Pacific design automation >Timing-driven hierarchical global routing with wire-sizing and buffer-insertion for VLSI with multi-routing-layer
【24h】

Timing-driven hierarchical global routing with wire-sizing and buffer-insertion for VLSI with multi-routing-layer

机译:具有多路由层的VLSI的时序驱动的分层全局路由,具有布线大小和缓冲区插入功能

获取原文

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号