机译:一种高效的分层时序驱动的斯坦纳树全局路由算法
机译:考虑折弯减少的基于PSO的VLSI时序驱动八线Steiner树算法
机译:用于VLSI ASIC设计的基于ILP的分层全局路由方法
机译:具有多路由层的VLSI的时序驱动的分层全局路由,具有布线大小和缓冲区插入功能
机译:用于VLSI全局路由的硬件加速器。
机译:具有路由和事件排序功能的基于2.8 Gevent / s数据包的AER接口的VLSI实现
机译:时序驱动的分层全局布线,具有线路大小和缓冲器插入,用于具有多路由层的VLsI