首页> 外文会议>International symposium on Physical design >Generation of very large circuits to benchmark the partitioning of FPGA

【24h】

Generation of very large circuits to benchmark the partitioning of FPGA

机译：生成用于对FPGA分区进行基准测试的超大型电路

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《International symposium on Physical design 》|1999年|P.67-73|共7页
会议地点
作者
Joachim Pistorius; Edmee Legai; Michel Minoux;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类半导体技术 ;
关键词

相似文献

外文文献
中文文献
专利

1. PartGen: a generator of very large circuits to benchmark the partitioning of FPGAs [J] . Pistorius J., Legai E. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2000 ,第11期

机译：PartGen：生成大型电路的生成器，用于对FPGA的分区进行基准测试
2. Circuit partitioning for FPGAs by the Optimal Circuit Reduction Method [J] . Bazylevych RP., Rybak OG., Melnyk RA. VLSI Design . 2000 ,第3期

机译：通过最佳电路简化方法对FPGA进行电路划分
3. Circuit Partitioning for FPGAs by the Optimal Circuit Reduction Method [J] . R. P.Bazylevych, R. A.Melnyk, O. G.Rybak VLSI Design . 2000 ,第3期

机译：通过最佳电路简化方法对FPGA进行电路划分
4. Research on the impact of different benchmark circuits on the representative path in FPGAs [C] . Jiqing Xu, Zhengjie Li, Yunbing Pang, IEEE International Conference on ASIC . 2019

机译：研究不同基准电路对FPGA中代表路径的影响
5. Partitioning a given circuit targeting multiple FPGAs. [D] . Cherussery, Girish Narayanan. 2002

机译：对给定的电路进行分区，以多个FPGA为目标。
6. A Method of FPGA-Based Extraction of High-Precision Time-Difference Information and Implementation of Its Hardware Circuit [O] . Jian Li, Xinlei Yan, Maojin Li, 2019

机译：基于FPGA的高精度时差信息提取方法及其硬件电路的实现
7. Generation of very large circuits to benchmark the partitioning of FPGA [O] . Joachim Pistorius, Michel Minoux 1999

机译：生成非常大的电路来对FpGa的分区进行基准测试

Generation of very large circuits to benchmark the partitioning of FPGA

著录项

相似文献

相关主题

期刊订阅