首页> 外文会议>ACM/IEEE conference on Design automation >Multi-way partitioning for minimum delay for look-up table based FPGAs

【24h】

Multi-way partitioning for minimum delay for look-up table based FPGAs

机译：多路分区，以使基于查找表的FPGA的延迟最小

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《ACM/IEEE conference on Design automation》|1995年|P.201-210|共10页
会议地点
作者
Prashant Sawkar; Donald Thomas;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类计算技术、计算机技术;
关键词

相似文献

外文文献
中文文献
专利

1. Delay Fault Testing of Look-Up Tables in SRAM-Based FPGAs [J] . PATRICK GIRARD, OLIVIER HERON, SERGE PRAVOSSOUDOVITCH, Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2005,第1期

机译：在基于SRAM的FPGA中查找表的延迟故障测试
2. Design of a memristor-based look-up table (LUT) for low-energy operation of FPGAs [J] . Kumar T. Nandha, Almurib Haider A. F., Lombardi Fabrizio Integration . 2016,第SEPa期

机译：FPGA的低能耗操作的基于忆阻器的查找表（LUT）的设计
3. Comment on "High Efficiency Generalized Parallel Counters for Look-Up Table Based FPGAs" [J] . Martin Kumm, Peter Zipf International journal of reconfigurable computing . 2016,第期

机译：关于“基于查询表的FPGA的高效通用并行计数器”的评论
4. Multi-way Partitioning For Minimum Delay For Look-Up Table Based FPGAs [C] . Prashant Sawkar Donald Thomas Design Automation, 1995. DAC '95. 32nd Conference on . -1

机译：基于查找表的FPGA的多路分区，以实现最小延迟
5. A table look-up pipelined multiplication-accumulation co-processor for H.264, and, An intellectual property authentication scheme for FPGA through watermarking techniques. [D] . Xiao, Xiang. 2006

机译：用于H.264的查表流水线乘法累加协处理器，以及通过水印技术用于FPGA的知识产权认证方案。
6. Estimation of Multi-Species Leaf Area Index Based on Chinese GF-1 Satellite Data Using Look-Up Table and Gaussian Process Regression Methods [O] . Yangyang Zhang, Jian Yang, Xiuguo Liu, 2020

机译：使用查找表和高斯过程回归方法基于中国GF-1卫星数据的多物种叶面积指数估计
7. Multi-way Partitioning for Minimum Delay for Look-up Table Based FPGAs [O] . Prashant Sawkar, Donald Thomas 1995

机译：基于查找表的FpGa的最小延迟多路分区

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号