This paper discusses the kernel implementation issues of a new and more formal approach to electrical verification. Rule based analysis of the transistor network is applied to derive the signal flow direction and to identify control and state nodes. Symbolic analysis of Boolean expressions, capturing all aspects of switch level networks, allows to take into account the logical structure of the network and its environment during verification and guarantees more relevant error reports. The application of the proposed strategy on real life examples, demonstrates its usefulness and allows for a realistic evaluation of the tool.
本文讨论了一种新的,更正式的电子验证方法的内核实现问题。对晶体管网络进行基于规则的分析,以得出信号流向,并识别控制节点和状态节点。布尔表达式的符号分析捕获了交换级网络的所有方面,允许在验证过程中考虑网络及其环境的逻辑结构,并保证更相关的错误报告。所提出的策略在现实生活中的应用实例,证明了其有用性,并可以对该工具进行现实的评估。 P>
机译:单变量功率分析攻击利用了用于密码学应用的纳米CMOS VLSI电路的静态耗散
机译:模块化VLSI设计逻辑样式实现可靠维特比解码器电路的综合分析与优化
机译:埋入式锗硅pMOSFET:在激进电压缩放下VLSI逻辑电路中的实验分析
机译:同步MOS VLSI电路的电调试,利用预期逻辑行为分析
机译:用于VLSI设计的逻辑验证和调试系统
机译:整体式3D逻辑电路和静态随机存取存储器的电耦合和仿真
机译:通过硬件调试系统UNSHADES-1框架改善VLSI电路的设计过程
机译:同步mOs VLsI电路的形式化多级分层验证