A method is presented for estimating the maximum operating speed of NMOS self-testing circuits designed using the BILBO technique. The unique feature of this method is that the speed estimation is based only on parameters of the original design (without built-in test logic) and parameters describing the BILBO modules. Thus, a computer-aided optimization of a self-testing structure with respect to area/speed criteria can be performed without the necessity of laying out multiple self-testing versions of the original design and running timing simulation on each one.
机译:使用分步(级联)控制构造自检电路
机译:统一的三极管/饱和模型,具有更高的输出电导连续性,适合使用深度小于0.1 / splμ/ m NMOS器件的VLSI电路的CAD
机译:在哥伦比亚地区对Covid-19的应用程序评估非药物干预措施的基于个体的SEIR模型的仿真估计
机译:用于CAD的NMOS自测电路中速度退化的无仿真估计
机译:用于VLSI电路的内置自测试的划分和详尽测试模式生成的方法。
机译:在哥伦比亚地区评估非药物干预的基于个体的SEIR模型的无摩尔模型的仿真估计
机译:基于振动的状态监测特征提取方法及其在低速回转轴承退化趋势估计中的应用综述
机译:用于VLsI / VHsIC(超大规模集成电路/超高速集成电路)的高级封装应用:电气,热学和机械方面的考虑 - IR&D报告