A new hierarchical top-down layout design system for custom VLSIs has been developed. A top-down global route assignment process reduces the redundant wiring area. Routing in a single path over the whole chip enables efficient chip area use.
已经开发了用于定制VLSI的新的分层自上而下的布局设计系统。自上而下的全局路由分配过程可减少冗余布线区域。在整个芯片上的一条路径中进行路由可有效利用芯片面积。 P>
机译:Vlsi布局设计的并行方法
机译:嘈杂的深亚微米VLSI芯片的高效能源设计方法论
机译:紧急布局设计综合的层次上下文:基于Agent的工厂布局设计系统的初步开发
机译:VLSI芯片的分层自顶向下布局设计方法
机译:VLSI设计的方法和基于约束的布局语言(分层设计)
机译:集成片上变压器:设计布局建模和制造的最新进展
机译:协调逻辑中的测试芯片和VLsI的电路设计和布局辅助
机译:支持基于VHDL自顶向下设计方法开发定制VLsI和FpGa逻辑芯片。总结报告