VLSI Design and Education Center (VDEC), The University of Tokyo and CREST, Takeda Bldg., 2-11-16 Yayoi, Bunkyo-ku, 113-0032, Japan;
机译:优化硬件加速FPGA上CNN的常规矩阵矩阵乘法
机译:FPGA上的高效数字串行模块化乘法算法
机译:基于蒙哥马利算法的模块化乘法的高效FPGA实现
机译:不在意条件优化FPGA上模块化乘法
机译:混合FPGA上椭圆曲线标量乘法的硬件/软件优化。
机译:应急部门优化的定性研究议定书以促进非紧急条件的患者寻求护理
机译:Igloo 2 FPGA的区域优化的蒙哥马利乘法