机译:MPEG-4核心配置文件视频编解码器的VLSI架构
机译:MPEG-4核心配置文件视频编解码器的VLSI架构
机译:MPEG-4核心配置文件Video Codec的VLSI架构
机译:具有加速比特流处理功能的MPEG-4核心配置文件视频编解码器的VLSI架构
机译:H.264 / AVC视频编解码器的自适应运动估计架构。
机译:使用通用Hebbian算法的高效多通道Spike排序VLSI架构
机译:一种用于H.264 / mpEG-4 aVC视频编码的分数运动估计的快速算法及其VLsI结构