circuit layout CAD; integrated circuit layout; logic CAD; network routing; network-on-chip; parallel architectures; 2D-mesh network-on-chip; IP cores; NoC architecture; component placement; deadlock-free routing algorithm; floorplanning method; high density layouts;
机译:勘误表:“针对三维片上网络的高度自适应且无死锁的路由”
机译:面向片上三维网络的高度自适应且无死锁的路由
机译:具有降低的垂直链路密度拓扑的3维片上网络的无死锁通用路由算法
机译:用于不规则网格的片上无限基于网状网络的无锁定路由和组件放置
机译:片上网络的高度模块化路由器微体系结构
机译:一种新型算法用于在基于网格的光网络中选择路径选择 - 芯片
机译:片上网络(NoC)的高效且无死锁的基于树的组播路由方法