VLSI; integrated circuit layout; logic partitioning; fast floorplanning; look-ahead enabled recursive bipartitioning; fixed-shape blocks; variable-shape blocks; area constraints; wirelength objective; strictly legal layouts; cutsize-driven hierarchy; top-down hierarchy; PATOMA;
机译:通过预先启用的递归分割实现快速的平面规划
机译:同时减少带宽和延迟成本的递归超图双向划分框架
机译:一种将稀疏平方矩阵置换为重叠的块对角线形式的递归双向划分算法
机译:通过预先启用的递归分割实现快速的平面规划
机译:基于新型快速卷积和超前流水线结构的高速低成本VLSI DSP算法。
机译:随意步骤的滑动DHT的快速递归计算
机译:通过启用前瞻性递归划分的快速布局
机译:通过预告启用递归分区的电路布局规划和布局。