VLSI; motion estimation; video coding; integrated circuit design; code standards; VLSI architecture; full-search motion estimation; variable block size motion estimation; MPEG-4 AVC/H.264; PE array; adder tree; comparator; motion vector; 2D datapath; preload register; search data buffer; real-time processing; 4CIF video; 100 MHz;
机译:H.264 / AVC中用于可变块大小整数运动估计的可扩展VLSI架构
机译:具有低成本存储组织的H.264 / AVC中用于可变块大小运动估计的VLSI架构
机译:H.264 / MPEG-4 AVC视频编码的分数运动估计的快速算法及其VLSI架构
机译:快速的VLSI架构,用于MPEG-4 AVC / H.264中的全搜索可变块大小运动估计
机译:高吞吐量架构,用于可变块大小运动估计
机译:紧凑的VLSI系统用于生物启发的视觉运动估计
机译:H.264 / aVC中全搜索可变块大小运动估计的高效硬件体系结构