clocks; VLSI; integrated circuit design; delays; integrated circuit modelling; system-on-chip; circuit CAD; iterative methods; adaptive wire adjustment; system on chip complexity; SoC; bounded skew clock distribution network; VLSI system design modif;
机译:同时自适应导线调整和局部拓扑修改,以调整偏斜时钟树
机译:使用时钟分配网络的低功率时钟树综合分析
机译:利用非零本地化时钟偏斜来综合时钟分配网络的设计方法
机译:有界斜时钟分配网络的自适应线路调整
机译:节能时钟存储元件和时钟分配网络的并行设计。
机译:温度补偿时钟偏移调整
机译:有界时钟分配网络的自适应有线调整