VLSI; circuit simulation; integrated circuit layout; iterative methods; time-domain synthesis; Krylov-subspace iterative method; LU factorizations; Newton-Krylov method; VLSI; integrated circuit simulation; parasitic RLC elements; post-layout verification; quasi-New;
机译:拟牛顿预处理牛顿-克雷洛夫方法用于强寄生耦合集成电路的鲁棒高效时域仿真
机译:SILCA:具有SPICE精确度的迭代线性中心分析,可有效地对具有强寄生耦合的VLSI电路进行时域仿真
机译:适用于模拟和RF集成电路的有效寄生感知混合大小确定方法
机译:拟牛顿预处理的牛顿-克里洛夫方法,用于对具有强寄生耦合的集成电路进行鲁棒且高效的时域仿真
机译:具有强大寄生耦合的VICE电路的高效时域仿真的SPICE精确迭代方法。
机译:基于场电路耦合方法的双差分D点过电压传感器的仿真设计和测试
机译:具有强寄生耦合的集成电路鲁棒高效时域仿真的拟牛顿预处理Newton-Krylov方法