logic design; buffer storage; pipeline processing; reconfigurable architectures; controllers; data flow computing; configurable controller structure; concurrent processing; memory centric coarse grain; data flows; block level pipelining; fine grain pipelining; system integration; orthogonal global information; autonomous buffer controller; concurrent execution;
机译:灵活的控制器设计及其在以缓冲区为中心的数据流并行执行中的应用
机译:TIDeFlow的设计和实现:并行循环和任务流水线的数据流启发执行模型
机译:系统级设计中用于同步数据流图的高效硬件控制器综合
机译:块级流水线数据流中的并发执行的自主缓冲器控制器设计
机译:MPEG-2主级和高级视频解码的处理和存储模型:块级管道方法。
机译:自治车辆控制器路径的设计验证和比较
机译:块级流水线数据流中并发执行的自主缓冲区控制器设计