memory architecture; packet switching; DRAM chips; SRAM chips; routing protocols; buffer storage; memory systems; packet buffers; worst-case bandwidth; optimizations; SRAM; DRAM; access time; issue-queue-like mechanism; queue slots; packet buffer design;
机译:高性能共享内存交换机几乎最佳的缓冲区管理方案的性能分析和硬件实现
机译:DVSR的设计,分析和实现:一种用于分组环的公平高性能协议
机译:时延容忍网络中按摩传输等级存储分组存储器的流行感知缓冲区管理系统
机译:未来数据包缓冲区高性能内存系统的设计与实现
机译:高性能FPAA设计,用于分层实现模拟和混合信号系统。
机译:终端用户使用两个专门针对户外活动的事故和伤害报告系统的体验-实施未来数据系统的挑战
机译:面向未来数据包缓冲区的高性能存储系统的设计与实现