Mitsubishi Electric Corporation, Information Technology RD Center;
机译:负载对纳米级体CMOS逻辑电路泄漏影响的建模与分析
机译:22 - NM CMOS技术中静态逻辑门的漏电和短路功率降低的新电路级技术
机译:用于低泄漏CMOS电路的修改开关逻辑技术
机译:CMOS逻辑电路DPA泄漏型号
机译:用于建模和缓解纳米级静态CMOS逻辑电路中软错误的有效技术
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:用于cmos逻辑电路的Dpa泄漏模型