UET grid index space; optimal makespan; optimal mapping; number of systolic cells; unit dependence vectors; VHDL based design automation;
机译:车道保持操纵自动转向控制的半实物仿真:外环和内环控制设计
机译:具有VHDL综合的高效内存分配算法和硬件设计
机译:使用VHDL的硬件综合(第2部分)
机译:用于多个通信嵌套循环的专用硬件综合中的设计空间探索
机译:用于评估电网稳定性和安全性的硬件循环试验台
机译:基于异构多传感器的电网系统监控电网系统的IOT硬件平台架构
机译:使用UET网格和VHDL的嵌套循环的自动硬件综合