首页> 外文会议>International Conference on ASIC; 20031021-20031024; Beijng; CN >A Parallel FSM Design Method and its Application in Ten Gigabit Ethernet Access Chip
【24h】

A Parallel FSM Design Method and its Application in Ten Gigabit Ethernet Access Chip

机译:并行FSM设计方法及其在十吉比特以太网接入芯片中的应用

获取原文
获取原文并翻译 | 示例

摘要

The data flow rate in Ten Gigabit Ethernet access chip is so high that the chip uses a 64-bit data channel. But the interface between the host and the access chip is 32-bit in width. So the chip needs a parallel interface and a parallel FSM that controls the interface. This paper presents a block diagram for the Ten Gigabit Ethernet access system and a solution for the parallel FSM design problem.
机译:十吉比特以太网访问芯片中的数据流是如此之高,以至于该芯片使用64位数据通道。但是主机和访问芯片之间的接口宽度为32位。因此,该芯片需要一个并行接口和一个控制该接口的并行FSM。本文提供了十吉比特以太网访问系统的框图以及并行FSM设计问题的解决方案。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号