University of Texas at Austin Department of Electrical and Computer Engineering;
机译:卷积神经网络卷积操作的位串行收缩速度设计
机译:基于FPGA的卷积神经网络的加速器调查
机译:用于深度卷积神经网络的低功耗和移动硬件加速器
机译:卷积神经网络加速器具有误差定位和校正的安全设计
机译:基于FPGA的嵌入式设备卷积神经网络的加速器
机译:卷积长短期记忆神经网络在从传感器网络采集的信号中用于室外环境中自主气源定位的应用
机译:卷积神经网络高效培训加速器设计