DIET Università degli Studi di Roma “La Sapienza” Rome Italy;
CMOS integrated circuits; Cryptography; Power demand; Logic gates; Measurement; Standards;
机译:基于仿真的相关功率分析攻击KASUMI分组密码的FPGA实现
机译:确保PRESENT分组密码器免受组合的边信道分析和故障攻击
机译:针对茶花分组密码的关键时间表的简单功率分析攻击
机译:实施当前80块密码和对利用静态功率的侧信机攻击的漏洞分析
机译:一种对Aes进行边信道攻击的新颖且经济高效的测试平台实施方案:利用相关功率分析和机器学习。
机译:使用实验攻击和DFA打破ASIC中实现的扭曲流密码
机译:powerRanger:使用基于saT的静态分析评估电路攻击的电路漏洞