増倍膜積層用3300万画素8K CMOSイメージセンサの設計・試作

摘要

増倍膜積層型イメージセンサの信号読み出し部を担う3トランジスタ画素CMOSイメージセンサのノイズ特性について，テストデバイスを試作して評価した結果から得られた知見を基に，増倍膜積層用3300万画素8K CMOSイメージセンサの設計・試作を行った。デジタルCDS処理によるノイズ低減効果を高めるためには，暗電流の低減，すなわち画素リセット電圧を小さく設定することが有効なため，テストデバイスでは搭載していなかったPGAを設計し，画素とADCの間に配置した。また，画素を構成するトランジスタを，しきい値が負のNMOSトランジスタで構成することにより，画素リセット電圧をさらに小さく設定できる画素もテスト画素として配置した。今後は，試作したセンサのノイズ特性を詳細に評価し低ノイズ化への指針を得るとともに，増倍膜を積層して高感度8K SHVイメージセンサの実現を目指す。