Dept. d'Enginyeria Elèctrica Universitat Politècnica de Catalunya 08028 Barcelona Spain;
EMTP; Fault current limiter; HVDC; Hybrid circuit breaker; Modeling; Solid-state circuit breaker;
机译:使用并行遗传算法和MATLAB-EMTP环境的混合HVDC断路器的优化设计
机译:主动混合HVDC断路器的详细设备级电热建模,用于直流电网的实时硬件在环仿真
机译:基于HMC混合断路器的基于MMC的多端子DC系统的高效建模
机译:混合HVDC断路器的EMTP建模
机译:在EMTP-RV中为混合二极管可控硅HVDC整流器建模。
机译:通过协作甲壳虫天线搜索算法与DFIG集成的混合AC / VSC-HVDC系统的最佳协调控制
机译:HVDC断路器功率损耗通过桥式混合动力断路器减少