首页> 外文会议>IEEE India Council International Conference >Analysis of different Adders using CMOS, CPL and DPL logic
【24h】

Analysis of different Adders using CMOS, CPL and DPL logic

机译:使用CMOS,CPL和DPL逻辑分析不同的加法器

获取原文

摘要

In this paper we design and analyse different types of adders using CMOS, Complementary Pass Transistor Logic(CPL), Double Pass Transistor Logic(DPL) logics. Ripple Carry Adder, Carry Look Ahead Adder, Carry Save Adder, Carry Incremental Adder, Carry Skip Adder, Carry Select Adder, Conditional Sum Adder are designed using CMOS, Complementary Pass Transistor Logic(CPL), Double pass transistor logic(DPL) logics for 16-bit, 32-bit and their speed, area and power are compared.
机译:在本文中,我们使用CMOS,互补通道晶体管逻辑(CPL),双通道晶体管逻辑(DPL)逻辑设计和分析了不同类型的加法器。纹波进位加法器,进位超前加法器,进位保存加法器,进位增量加法器,进位跳过加法器,进位选择加法器,条件和加法器是使用CMOS设计的,互补通道晶体管逻辑(CPL),双通道晶体管逻辑(DPL)逻辑用于比较了16位,32位以及它们的速度,面积和功耗。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号