Tomsk State University Tomsk Russia;
Table lookup; Wires; Circuit faults; Boolean functions; Logic gates; Input variables; Combinational circuits;
机译:用可测试性设计掩盖同步时序电路中的冗余故障
机译:具有故障诊断能力的容错组合电路-掩蔽和检测门电路之间任何一条连接的损耗
机译:组合电路中多个故障的容错逻辑设计
机译:逻辑电路设计与门,LUT和MUX面向掩模故障
机译:多值逻辑网络中多值逻辑门的设计和故障检测
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:通过可测试性逻辑将输出屏蔽应用于同步时序电路中不可检测的故障
机译:逻辑电路复合体的研究:均匀逻辑系统中的可靠性和故障掩蔽