Technische Universitaet Darmstadt, Hessen, Germany;
机译:带有源同步时钟的片上监控电路,用于8 Gb / s芯片到芯片接口的信号完整性分析
机译:90纳米FPGA I / O缓冲器设计,源同步系统的数据速率为1.6 Gb / s,外部存储器接口的时钟速率为300 MHz
机译:耐变化和低功率源同步多周期片上互连方案
机译:用于多时钟源同步存储器系统的低功耗信号完整性训练
机译:培训记忆:探索植物应激信号和DNA甲基化的交点
机译:基于快速和低功耗微机电系统的非易失性存储设备
机译:单侧晶须和嗅觉信号的关联诱导双侧桶状皮质中的突触形成和记忆细胞募集:单侧培养双侧记忆的细胞机制
机译:高级,低功耗内存限定:识别内存类型