机译:AES处理器并发错误检测的高性能架构
机译:带有在线错误检测功能的紧凑型AES内核,适用于具有少量硬件资源的FPGA应用
机译:对合函数的并发错误检测及其在容错密码硬件设计中的应用
机译:AES硬件的高性能并发错误检测方案
机译:具有并发错误检测功能的分组密码的紧凑硬件实现
机译:使用图形分析的有效记录链接方案用于标识符错误检测
机译:与并发错误检测系统中的Summation的Modulo代码。 II。并发错误检测系统硬件冗余的减少。
机译:sa-201的硬件和制导方案错误分析在s-IVB截止时评估