Department of Electronics Engineering and Computer Science, Peking University, Beijing 100871, China;
Department of Electronics Engineering and Computer Science, Peking University, Beijing 100871, China;
Department of Electronics Engineering and Computer Science, Peking University, Beijing 100871, China;
机译:基于时钟竞速的静态差分双沿触发触发器
机译:高性能双沿触发触发器的设计
机译:高性能双沿触发触发器的设计
机译:高性能低功耗静态差分双沿触发触发器
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:拟议的双边沿触发静态D型触发器中的MOSFET沟道宽度和电源电压的多目标优化采用模糊非支配排序遗传算法II
机译:拟议的双边沿触发静态D型触发器中的MOSFET沟道宽度和电源电压的多目标优化,采用模糊非支配排序遗传算法II
机译:用于sOI CmOs技术的高速图像数据压缩的低功耗VLsI神经处理器设计