Department of Computer Engineering, Chalmers University of Technology, Sweden;
机译:带符号数字算术的残差检验器,用于算术电路的误差检测
机译:有符号数字表示的一种新的残差算术硬件算法
机译:高性能VLSI系统的多值基数2有符号数字运算电路
机译:组合残留物和签名数字表示的算术电路
机译:确定用于使用SAT解算器解决线性优化问题的最佳算术电路
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:数据流转换,以最大化在运算电路中使用进位保存表示
机译:用残差编码检查算术错误的电路