ECE Deptt., Medi-Caps University, Indore, India;
ECE Deptt., Medi-Caps University, Indore, India;
Random access memory; Transistors; Logic gates; Capacitors; Leakage currents; Power demand; Simulation;
机译:基于32NM技术的4T,3T和3T1D DRAM单元设计的性能比较
机译:基于32 NM技术的4T,3T和3T1D DRAM单元设计与实现
机译:使用MTCMOS技术比较3T DRAM单元中的泄漏电流和功率
机译:2T,3T和4T DRAM CMOS细胞的比较分析
机译:使用4T DRAM单元的绝热逻辑栅极电路性能分析
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:32 Nm技术下4T,3T和3T1D DRam单元设计的性能比较