Department of Electronics Communication Engineering, National Institute of Technology, Rourkela, India-769008c;
AES; Composite Field Arithmetic; Low Latency Design; S-box;
机译:具有改进的S-Box的非常紧凑的AES-SPIHT选择性加密计算机体系结构设计
机译:基于FPGA的低功耗多路复用器LUT基于S-Box的AES加密和解密实现
机译:具有高效乘法逆单元的基于纳米线的高级加密标准(AES)的VLSI架构
机译:用于AES加密的S-Box的低延迟VLSI体系结构
机译:物联网(IoT)片上系统(SoC)的高性能高级加密标准(AES)加密片上总线体系结构。
机译:S6AE:使用认证的加密方案保护6LoWPAN
机译:一种非常紧凑的AES-SPIHT选择性加密计算机架构设计,具有改进的S盒