Department of Electrical Engineering, Fu Jen Catholic University, New Taipei City, Taiwanc;
PFD; PLL; locking time; phase compensation;
机译:用于Gsamples / s锁相环的快速频率采集相频检测器
机译:用于Gsamples / s锁相环的快速频率采集相频检测器
机译:具有双相频率检测器的锁相环,用于高频操作和快速采集
机译:使用相位补偿技术的快速频率采集锁相环
机译:具有整数分频器的高频应用的低功耗CMOS锁相回路频率合成器
机译:高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
机译:用于Gsamples / s锁相环的快速频率采集相位频率检测器