Dept. of Electrical and Computer Engineering, University of Waterloo, Waterloo, Ontario N2L 3G1, Canada;
机译:二进制输入无记忆通道输出处不匹配解码的逆编码定理
机译:二进制输入输出对称非记忆通道上通用容量逼近速率兼容的LDPC码序列的系统设计的连续最大化
机译:无内存通道中常规LDPC码的LP解码
机译:JAR解码:二进制输入内存通道的LDPC编码定理
机译:在二进制对称信道上对LDPC和GLDPC码进行迭代解码。
机译:具有速率自适应LDPC码的解码转发多中继网络的能量效率
机译:二进制输入无记忆信道输出失配译码的逆编码定理