State Key Laboratory of ASIC System, Fudan University, Shanghai 201203, China;
CLB depopulation; field programmable gate array; repack; routability; timing driven; timing performance;
机译:FPGA上可布线性和时序驱动电路集群的多目标优化算法
机译:路由驱动的封装:基于集群的FPGA的算法和算法
机译:净长因子与时序和路由驱动的聚类算法的集成
机译:重新包装:增强电路的定时和可排水的包装算法
机译:时序电路的时序优化算法。
机译:依赖于尖峰计时的可塑性增强混合神经电路中的同步性
机译:路由能力驱动的打包:基于群集的Fpgas的度量标准和算法
机译:ERmR:具有重新包装的溢出系统的广义等价随机方法.1111概率,网络和算法